Besser als alles was nach gängiger Interpretation von Moore's Law denkbar ist: Am belgischen Forschungszentrum für Nanotechnologie Imec wurde in Kooperation mit Cadence der wohl weltweit erste Chip in 3-nm-Technik entwickelt.
Besser als alles was nach gängiger Interpretation von Moore’s Law denkbar ist: Am belgischen Forschungszentrum für Nanotechnologie Imec wurde in Kooperation mit Cadence der wohl weltweit erste Chip in 3-nm-Technik entwickelt.
Bei diesen Strukturbreiten passen wirklich nur noch ein Dutzend Siliziumatome nebeneinander. Erstaunlich also, das so etwas überhaupt möglich ist. Der Chip wurde mit Hilfe der Software von Cadence und mit EUV-Immersions-Lithographie bei 193 nm Lichtwellenlänge realisiert.
3-nm-Test-MCU. Bild: Imec.
Der abgebildete Test-Chip ist eine 64-bit MCU auf der Basis einer Standard-Zell-Library, bei der die Routing-Abstände auf 21 nm reduziert wurden. Bei der in einigen Jahren angepeilten industriell einsetzbaren 3-nm-Technologie werden die Interconnections besondere Sorgfalt erfordern. Die vorliegende Implementation eignet sich vor allem zur Untersuchung der elektrischen und physikalischen Parameter solcher Chips. Nachdem bei Imec schon 2015 eine Implementierung in 5-nm-Technik demonstriert wurde, ist dies ein weiterer Fortschritt, der die Grenze des Machbaren immer weiter Richtung technisches Limit durch Moore’s Law verschiebt. Man bedenke, dass 3-nm-Strukturen gegenüber der bei Intel erst dieses Jahr gestarteten Fertigung in 10-nm-Technik eine gut zehnfache Steigerung der Packungsdichte bedeuten könnte.
