Erweitertes Angebot an Dual- und Single-Core dsPIC® Digital Signal Controllern (DSC) ermöglicht weitere und robustere Anwendungen
Microchip stellt die neuen Dual- und Single-Core dsPIC33C DSCs (Digital Signal Controller) mit mehr Optionen vor, um den sich ändernden Anforderungen in Bezug auf Speicher, Temperatur und funktionaler Sicherheit gerecht zu werden. Sie helfen bei der Entwicklung hochwertiger Embedded-Steuerungen, wenn bei immer komplexeren Projekten Flexibilität für mehr Skalierbarkeit gefragt ist.
Microchip stellt die neuen Dual- und Single-Core dsPIC33C DSCs (Digital Signal Controller) mit mehr Optionen vor, um den sich ändernden Anforderungen in Bezug auf Speicher, Temperatur und funktionaler Sicherheit gerecht zu werden. Sie helfen bei der Entwicklung hochwertiger Embedded-Steuerungen, wenn bei immer komplexeren Projekten Flexibilität für mehr Skalierbarkeit gefragt ist.
Der neue Dual-Core-DSC dsPIC33CH512MP508 unterstützt Anwendungen, die mehr Programmspeicher erfordern. Der Single-Core-DSC dsPIC33CK64MP105 ist eine kostenoptimierte Version für Anwendungen, die weniger Speicher und Platz benötigen. Mit den neuen Bausteinen, die innerhalb der dsPIC33CH- und dsPIC33CK-Serien anschlusskompatibel sind, können Entwickler problemlos über die Produktlinien hinweg skalieren.
Die Serie dsPIC33CH512MP508 (MP5) erweitert den kürzlich eingeführten dsPIC33CH mit Flash-Speicher, der von 128 auf 512 KB ansteigt, und verdreifacht das Programm-RAM von 24 auf 72 KB. Damit lassen sich größere Anwendungen mit mehreren Software-Stacks oder größeren Programmspeichern unterstützen, z.B. im Automotive-Bereich und beim drahtlosen Laden. Mehr Speicher ist erforderlich, um AUTOSAR-Software, MCAL-Treiber und CAN-FD-Peripherie in Automotive-Anwendungen unterzubringen. Drahtloses Laden im Fahrzeug erfordert zusätzliche Software-Stacks für das Qi-Protokoll und die Near-Field-Communication (NFC), was den Speicherbedarf noch mehr erhöht. Die Live-Update-Funktion für Firmware-Updates ist für hochverfügbare Systeme unerlässlich, verdoppelt aber auch den Speicherbedarf. Bei den Dual-Core-Bausteinen kann ein Core als Master fungieren, während der andere als Slave ausgeführt ist. Der Slave-Core führt dabei dedizierten, zeitkritischen Steuercode aus, während der Master-Core die Benutzerschnittstelle, Systemüberwachungs- und Kommunikationsfunktionen ausführt. Sind zwei Cores vorhanden, vereinfacht sich die Partitionierung der Software-Stacks für die parallele Ausführung des Qi-Protokolls und anderer Funktionen wie NFC. Damit erhöht sich die Leistungsfähigkeit beim drahtlosen Laden in Fahrzeugen.
|
Wesentliche Leistungsmerkmale:
|
Der neue Dual-Core-DSC dsPIC33CH512MP508 unterstützt Anwendungen, die mehr Programmspeicher erfordern. Der Single-Core-DSC dsPIC33CK64MP105 ist eine kostenoptimierte Version für Anwendungen, die weniger Speicher und Platz benötigen. Mit den neuen Bausteinen, die innerhalb der dsPIC33CH- und dsPIC33CK-Serien anschlusskompatibel sind, können Entwickler problemlos über die Produktlinien hinweg skalieren.
Die Serie dsPIC33CH512MP508 (MP5) erweitert den kürzlich eingeführten dsPIC33CH mit Flash-Speicher, der von 128 auf 512 KB ansteigt, und verdreifacht das Programm-RAM von 24 auf 72 KB. Damit lassen sich größere Anwendungen mit mehreren Software-Stacks oder größeren Programmspeichern unterstützen, z.B. im Automotive-Bereich und beim drahtlosen Laden. Mehr Speicher ist erforderlich, um AUTOSAR-Software, MCAL-Treiber und CAN-FD-Peripherie in Automotive-Anwendungen unterzubringen. Drahtloses Laden im Fahrzeug erfordert zusätzliche Software-Stacks für das Qi-Protokoll und die Near-Field-Communication (NFC), was den Speicherbedarf noch mehr erhöht. Die Live-Update-Funktion für Firmware-Updates ist für hochverfügbare Systeme unerlässlich, verdoppelt aber auch den Speicherbedarf. Bei den Dual-Core-Bausteinen kann ein Core als Master fungieren, während der andere als Slave ausgeführt ist. Der Slave-Core führt dabei dedizierten, zeitkritischen Steuercode aus, während der Master-Core die Benutzerschnittstelle, Systemüberwachungs- und Kommunikationsfunktionen ausführt. Sind zwei Cores vorhanden, vereinfacht sich die Partitionierung der Software-Stacks für die parallele Ausführung des Qi-Protokolls und anderer Funktionen wie NFC. Damit erhöht sich die Leistungsfähigkeit beim drahtlosen Laden in Fahrzeugen.
