Intel Ingenieure gründen neues RISC-V Startup
Ein neues Startup für RISC-V, AheadComputing Inc. wurde von vier leitenden Ingenieuren der Advanced Architecture Development Group (AADG) von Intel mit Sitz in Portland, Oregon, gegründet.
Das neue Startup-Unternehmen für RISC-V, AheadComputing Inc., wurde von vier leitenden Ingenieuren der Advanced Architecture Development Group (AADG) von Intel mit Sitz in Portland, Oregon, gegründet. Peter Clarke von eeNews Europe berichtet, dass das im Juli 2024 gegründete Unternehmen die Entwicklung von RISC-V core IP, anstrebt und sich damit als neuer Konkurrent in der wettbewerbsintensiven Halbleiterlandschaft positioniert.
Der Start von AheadComputing erfolgt kurz vor Intels Ankündigung eines umfangreichen Personalabbaus, der die Entlassung von etwa 15 % der weltweiten Belegschaft vorsieht. Insgesamt handelt es sich um rund 15.000 Stellen, wie Clarke berichtet.
Derzeit befindet sich AheadComputing in einem frühen Stadium der Sondierung von Marktchancen, Investorenbeziehungen und der technischen Machbarkeit seiner Angebote. Das Unternehmen hat bisher keine Details über seine Finanzierungsstrategie bekannt gegeben.
Anmerkung der Redaktion: Unser Kollege Peter Clarke berichtete zuerst über dieses Thema in EENews Europe, einer Publikation des Elektor-Netzwerks.
Übersetzung: Holger Neumann
Der Start von AheadComputing erfolgt kurz vor Intels Ankündigung eines umfangreichen Personalabbaus, der die Entlassung von etwa 15 % der weltweiten Belegschaft vorsieht. Insgesamt handelt es sich um rund 15.000 Stellen, wie Clarke berichtet.
Das Führungsteam
Das Führungsteam von AheadComputing kann auf insgesamt 80 Jahre Erfahrung in der Entwicklung von Mikroprozessoren zurückblicken:- Debbie Marr, CEO, früher Intel Fellow und Chefarchitektin bei AADG, bringt über 33 Jahre Erfahrung bei Intel mit.
- Jonathan Pearce, Mikroprozessor-Architekt mit 22-jähriger Erfahrung bei Intel, hatte die Funktion des Principal Engineer und CPU-Architekten inne.
- Srikanth Srinivasan, ein Architekt, der sowohl Frontend- als auch Backend-CPU-Teams bei AADG leitete.
- Mark Dechene, ein weiterer erfahrener Mikroprozessorarchitekt, war als Principal Engineer bei Intel tätig und leitete während seiner 16-jährigen Tätigkeit bei dem Unternehmen das Team für die Speicherarchitektur.
Mehr über RISC-V
Interessieren Sie sich für weitere architekturbezogene Inhalte? Schauen Sie sich diese Elektor-Ressourcen an:- Was ist eigentlich RISC-V?
- RISC-V Assemblerprogrammierung
- Erste Schritte mit der ESP32-C3 RISC-V MCU
- Erstellen Sie Ihren eigenen RISC-V-Controller
Anmerkung der Redaktion: Unser Kollege Peter Clarke berichtete zuerst über dieses Thema in EENews Europe, einer Publikation des Elektor-Netzwerks.
Abonnieren
Tag-Benachrichtigung zu RISC-V jetzt abonnieren! Übersetzung: Holger Neumann