Routers, Switches und Linecards benötigen eine höhere Bandbreite, Portdichte und bis zu 800-Gigabit-Ethernet-(GbE-)Anbindung, um den durch 5G, Cloud-Dienste und Anwendungen mit künstlicher Intelligenz (KI) und maschinellem Lernen (ML) zunehmenden Datenverkehr in Rechenzentren abzuwickeln. Um die höhere Bandbreite bereitzustellen, müssen diese Designs die Herausforderungen in Bezug auf die Signalintegrität bewältigen, die mit dem Übergang auf 112G-(GBit/s-)PAM4-Serializer/Deserializer (SerDes) verbunden sind. Diese sind erforderlich, um neueste Glasfaserverbindungen, System-Backplanes und Paketprozessoren zu unterstützen. Diese Herausforderungen lassen sich jetzt mit der kompakten, stromsparenden 1,6T-(TBit/s-)PHY (Physical Layer) von Microchip Technology Inc., dem PM6200 META-DX2L, bewältigen. Der Baustein verringert den Stromverbrauch pro Port um 35% – verglichen zum 56G-PAM4-Vorgänger META-DX1, der branchenweit ersten PHY im TBit-Bereich.
 
„Die Branche geht zu einem 112G-PAM4-Ökosystem für High-Density-Switching, Paketverarbeitung und Glasfaser über“, so Bob Wheeler, Principal Analyst für Networking bei The Linley Group. „Der META-DX2L von Microchip ist dafür ausgelegt, diese Anforderungen zu erfüllen, indem er Linecards mit Switch-Fabrics und Multi-Rate-Faseroptik für 100-, 400- und 800-GbE-Anbindung verbindet.“
 

Ethernet-PHY META-DX2L: Ein industrietauglicher Baustein

Mit seiner hochdichten 1,6T-Bandbreite, platzsparenden Stellfläche, 112G-PAM4-SerDes-Technik und Ethernet-Raten von 1 bis 800 GbE ist der Ethernet-PHY META-DX2L ein industrietauglicher Baustein, der Datenanbindungsvielfalt bietet, um die Wiederverwendung von Designs über Anwendungen hinweg zu maximieren, die von einem Retimer, einer Gearbox oder Reverse Gearbox bis hin zu einem Hitless-2:1-Multiplexer (Mux) reichen. Konfigurierbare Crosspoint- und Gearbox-Funktionen nutzen die I/O-Bandbreite eines Switch-ICs voll aus, um die flexiblen Verbindungen zu ermöglichen, die für Multi-Rate-Karten erforderlich sind, die verschiedene steckbare Optiken unterstützen. Die stromsparenden PAM4-SerDes des PHY unterstützen kommende Infrastrukturschnittstellen für Cloud-Rechenzentren, KI/ML-Rechencluster, 5G und die Telekommunikations-Infrastruktur – sei es über weitreichende Direct-Attach-Kupferkabel (DAC), Backplanes oder Verbindungen zu steckbaren Glasfaser-Optiken.
 
„Für die 56G-Generation haben wir den branchenweit ersten Terabit-PHY, META-DX1, eingeführt, und nun haben wir mit einer ebenso bahnbrechenden 112G-Lösung nachgelegt. Entwickler können damit die neuen Herausforderungen von Cloud-Rechenzentren, 5G-Netzwerken und KI/ML-Compute-Scale-out bewältigen“, erklärte Babak Samimi, Vice President der Communications Business Unit bei Microchip. „Mit bis zu 1,6T Bandbreite innerhalb einer stromsparenden Architektur und auf kleinstem Raum verdoppelt der META-DX2L PHY die Bandbreite bisheriger Lösungen am Markt und setzt gleichzeitig ein neues Maß an Energieeffizienz.“
 

Leistungsmerkmalen

Der META-DX2L wird im branchenweit kleinsten Gehäuse mit 23 mm x 30 mm ausgeliefert, was die notwendigen Platzeinsparungen ermöglicht, um die von Hyperscalern und Systementwicklern geforderten Portdichten für Linecards zu erzielen. Zu den wesentlichen Leistungsmerkmalen zählen:
  • Dual 800 GbE, Quad 400 GbE und 16x 100/50/25/10/1 GbE PHY
  • Unterstützt Ethernet-, OTN- und Fibre-Channel-Datenraten
  • Unterstützt proprietäre Datenraten für KI/ML-Anwendungen
  • Integrierter 2:1-Hitless-Mux für Hochverfügbarkeits-/Schutzarchitekturen
  • Konfigurierbarer Crosspoint für Multi-Rate-Dienste an jedem Port
  • Konstante Latenz für IEEE 1588 Class C/D PTP auf Systemebene
  • FEC-Abschluss, Überwachung und Wandlung zwischen verschiedenen Schnittstellenraten
  • 32 Long-Reach-(LR-)fähige, programmierbare 112G-PAM4-SerDes, um Leistungsfähigkeit und Stromverbrauch zu optimieren
  • Unterstützung für DAC-Kabel, einschließlich Auto-Negotiation und Link-Training
  • Geeignet für den industriellen Temperaturbereich – um Außenanwendungen abzudecken
  • Vollständiges Software Development Kit (SDK) mit Hitless-Upgrade und Warmstart-Funktion – kompatibel zum bewährten META-DX1 SDK
 
Microchip bietet umfassenden Design-In-Support, Referenzdesigns und Evaluierungsboards, um Kunden beim Aufbau von Systemen auf Basis des META-DX2L zu unterstützen. Neben dem Ethernet-PHY bietet Microchip auch eine Gesamtsystemlösung, einschließlich PolarFire®-FPGAs, der Hochleistungs-PLL ZL30632, Oszillatoren, Spannungsreglern und anderen Komponenten, die als System mit dem META-DX2L vorvalidiert werden, um Designs schneller in die Fertigung zu überführen.