NAND-Flash mit 48 Ebenen von Samsung
Samsung hat wohl die Zeichen der Zeit erkannt und investiert ebenfalls statt in kleinere Strukturen verstärkt in die dritte Dimension: Laut Samsung wurde aktuell die Massenproduktion von Flashspeicher-Chips mit 256 Gbit mit 3 bit/Zelle in V-NAND-Technik mit 48 Schichten begonnen.
Samsung hat wohl die Zeichen der Zeit erkannt und investiert ebenfalls statt in kleinere Strukturen verstärkt in die dritte Dimension: Laut Samsung wurde aktuell die Massenproduktion von Flashspeicher-Chips mit 256 Gbit mit 3 bit/Zelle in V-NAND-Technik mit 48 Schichten begonnen.
Diese Ankündigung von Samsung ist wohl eine Reaktion auf die Meldung von Toshiba über die Testproduktion ähnlicher, BiCS-Flash genannter Chips mit 48 Lagen. Außerdem hatte schon früher eine Kooperation von Micron und Intel über die erfolgte Aufnahme der Produktion von 256-Gbit-Flash-Chips mit 32 Lagen informiert. Hinzu kommen die Meldungen von Micron/Intel über die neuartige Speichertechnik 3D-XPoint, von der es Ende dieses Jahres erste Muster geben soll. Die Konkurrenz ist also hart.
Die 48-Lagen-Chips von Samsung basieren auf einer Ladungsfallen-Technologie. Ein Chip hat 85,3 Milliarden Speicherzellen zu je 3 bit. Die neue 48-Lagen-Technik benötigt 30 % weniger Strom als die bisherigen 128-Gbit-Chips in 32-Lagen-Technik bei der Speicherung gleicher Datenmengen. Zudem ist die neue Technik bezogen auf das Bit um 40 % günstiger zu fertigen.
Diese Ankündigung von Samsung ist wohl eine Reaktion auf die Meldung von Toshiba über die Testproduktion ähnlicher, BiCS-Flash genannter Chips mit 48 Lagen. Außerdem hatte schon früher eine Kooperation von Micron und Intel über die erfolgte Aufnahme der Produktion von 256-Gbit-Flash-Chips mit 32 Lagen informiert. Hinzu kommen die Meldungen von Micron/Intel über die neuartige Speichertechnik 3D-XPoint, von der es Ende dieses Jahres erste Muster geben soll. Die Konkurrenz ist also hart.
Die 48-Lagen-Chips von Samsung basieren auf einer Ladungsfallen-Technologie. Ein Chip hat 85,3 Milliarden Speicherzellen zu je 3 bit. Die neue 48-Lagen-Technik benötigt 30 % weniger Strom als die bisherigen 128-Gbit-Chips in 32-Lagen-Technik bei der Speicherung gleicher Datenmengen. Zudem ist die neue Technik bezogen auf das Bit um 40 % günstiger zu fertigen.
