Weltrekord: GAAFET-IC in 5 nm von IBM, Samsung & Globalfoundries
Einer Kooperation von IBM, Samsung und GlobalFoundries gelang der weltweit erste Chip in 5-nm-Technik. Der 5-nm-IBM-Chip ist gleichzeitig einer der ersten ICs auf der Basis von GAA-Transistoren (Gate-All-Around) und außerdem wohl die erste ernsthafte Anwendung von EUV-Lithografie (Extreme UltraViolet) überhaupt.
Einer Kooperation von IBM, Samsung und GlobalFoundries gelang der weltweit erste Chip in 5-nm-Technik. Der 5-nm-IBM-Chip ist gleichzeitig einer der ersten ICs auf der Basis von GAA-Transistoren (Gate-All-Around) und außerdem wohl die erste ernsthafte Anwendung von EUV-Lithografie (Extreme UltraViolet) überhaupt.
GAAFETs stellen den nächsten Evolutionsschritt nach den Tri-Gate-FinFETs dar, die bisher bei einer Strukturbreite von 22 und 14 nm eingesetzt wurden. Diese Technik wird aber maximal bis 7 nm praktikabel sein. Von GAAFETs wird erwartet, dass man mit ihnen auch noch 3-nm Strukturen realisieren kann. Das Ende von Moore’s Law wird immer weiter hinausgeschoben.
Bislang wurden bei ICs die Transistoren durch Aufeinanderschichtung unterschiedlicher Materialien hergestellt. Bei immer kleiner werdenden Strukturen wurde es aber immer schwieriger, solche 2D-Transistoren noch mit guten Eigenschaften (Geschwindigkeit und Leckströme) herzustellen. Immer weniger Atome konnten den nötigen Strom nicht mehr gut transportieren.
FinFETs lösten dieses Problem, indem die dritte Dimension eingezogen wurde. Eine 3D-Finne ragt aus dem Substrat und umfasst somit mehr Atome. Trotzdem könnten auf diese Weise enge und damit viele Transistoren pro Fläche untergebracht werden. GAAFETs hingegen sind fast wieder 2D-Strukturen, doch nun mit den Erfahrungen der 3D-Technik konstruiert. Der hier verwendete Typ ist eine Art gedrehter FinnFET, denn die Finnen stehen jetzt nicht mehr ab, sondern liegen flach. Man kann eine Finne dabei als eine Art Nano-Draht oder Nano-Schicht betrachten, die sich zwischen Drain und Source erstreckt. Beim GAAFET von IBM werden drei solche Schichten übereinandergelegt und das Gate füllt die Zwischenräume, was zu einem großen Kanalvolumen und zu einer großen Gate-Oberfläche führt und so gute elektrische Eigenschaften möglich macht.
GAAFETs stellen den nächsten Evolutionsschritt nach den Tri-Gate-FinFETs dar, die bisher bei einer Strukturbreite von 22 und 14 nm eingesetzt wurden. Diese Technik wird aber maximal bis 7 nm praktikabel sein. Von GAAFETs wird erwartet, dass man mit ihnen auch noch 3-nm Strukturen realisieren kann. Das Ende von Moore’s Law wird immer weiter hinausgeschoben.
Bislang wurden bei ICs die Transistoren durch Aufeinanderschichtung unterschiedlicher Materialien hergestellt. Bei immer kleiner werdenden Strukturen wurde es aber immer schwieriger, solche 2D-Transistoren noch mit guten Eigenschaften (Geschwindigkeit und Leckströme) herzustellen. Immer weniger Atome konnten den nötigen Strom nicht mehr gut transportieren.
FinFETs lösten dieses Problem, indem die dritte Dimension eingezogen wurde. Eine 3D-Finne ragt aus dem Substrat und umfasst somit mehr Atome. Trotzdem könnten auf diese Weise enge und damit viele Transistoren pro Fläche untergebracht werden. GAAFETs hingegen sind fast wieder 2D-Strukturen, doch nun mit den Erfahrungen der 3D-Technik konstruiert. Der hier verwendete Typ ist eine Art gedrehter FinnFET, denn die Finnen stehen jetzt nicht mehr ab, sondern liegen flach. Man kann eine Finne dabei als eine Art Nano-Draht oder Nano-Schicht betrachten, die sich zwischen Drain und Source erstreckt. Beim GAAFET von IBM werden drei solche Schichten übereinandergelegt und das Gate füllt die Zwischenräume, was zu einem großen Kanalvolumen und zu einer großen Gate-Oberfläche führt und so gute elektrische Eigenschaften möglich macht.
