Der Test komplexer Logik-ICs wie FPGAs, CPLDs, ASICs ist umständlich und zeitraubend, wenn man mit konventionellen Messmethoden vorgeht. Und interne Signale, die nicht herausgeführt werden können, lassen sich gar nicht messen. Verschiedene Halbleiterhersteller haben deshalb eine Standard-Methode gesucht (und gefunden): das JTAG-Interface (IEE1149.1)In der Industrie und in zunehmendem Maße im Hobbybereich werden große und kompliziert aufgebaute Logik-ICs eingesetzt. Die Vorteile: geringer Platzbedarf und geringer Stromverbrauch, außerdem lassen sich Teile einer Applikation wieder verwerten. Natürlich gibt es auch eine andere Seite der Medaille: Konventionelle Messungen an solch komplexen ICs sind zeitraubend, wenig aussagekräftig bis schlichtweg unmöglich, zumal bei SMD-ICs ein Kurzschluss durch die Mess-Spitze schnell geschehen ist. Von ICs in BGA-Gehäusen (ball grid array) in Multilayer-Platinen ganz zu Schweigen...
Diskussion (0 Kommentare)