Im zweiten Teil wird zunächst die Hardware einer 7000S-CPLD von Altera betrachtet, um dann die Programmierung für den digitalen Drehzahlmesser zu erklären.Die Hardware-Beschreibung kann und will nicht die umfangreiche Dokumentation auf Alteras Web-Site ersetzen, sondern das für das Verständnis notwendige Innenleben erklären.Die kleinste Einheit eines CPLD ist die Makrozelle, ein Flipflop mit vorgeschalteter Logik. Die Logik kann bis zu 36 Eingangssignale haben, die als True und Complement (also nicht invertiert und invertiert) gleichzeitig vorliegen. Diese Signale werden zunächst in UND-Gattern verknüpft (Produkt-Term), bis zu fünf dieser Produkt-Terme kann jede Makrozelle "odern". Reichen diese fünf "ODER-Terme" nicht aus, so können über mehrere Mechanismen Resourcen von Nachbar- oder anderen Makrozellen hinzugefügt werden. Das Ergebnis der Logik wird (eventuell über ein EXOR-Gatter) an den Eingang des Flipflops gelegt. Das FF kann als D, T, JK oder SR-FF definiert werden. Um rein kombinatorische Logik zu erzeugen, wird das FF überbrückt.