Die manuelle Prüfung von Platinen ist bei Multilayern und komplexen ICs schwierig bis unmöglich. Glücklicherweise ist heutzutage in vielen ICs schon eine besondere Logik integriert, mit der man Verbindungen auf der Platine ausgiebig testen kann. Dabei wird die durch das IEEE standardisierte JTAG-Schnittstelle eingesetzt.
Sie müssen eingeloggt sein, um diese Datei herunterzuladen.
Möchten Sie einen Kommentar mit Ihrer Bewertung hinterlassen? Bitte melden Sie sich unten an. Nicht gewünscht? Dann schließen Sie einfach dieses Fenster.
Diskussion (0 Kommentare)