Der IP-Core D68000 der Firma Digital Core Design emuliert klassische Motorola-16/32-bit-Mikroprozessoren. Die emulierten CPUs sind nicht nur kompatibel mit den Originalen, sondern mit einer verbesserten Architektur und einem optimierten Befehlssatz ausgestattet. Der D68000 kann in verschiedenen FPGAs von Altera, Lattice oder Xilinx und auch als ASIC oder SoC implementiert werden.
 
Der D68000 ist binärkompatibel mit der 68k-Prozessorfamilie. Er ist mit einem 16-bit-Datenbus sowie einem 24-bit-Adressbus ausgestattet und kann bis zu 4 GB Speicher verwalten. Der Code ist mit der MC68008-CPU und aufwärts kompatibel und enthält auch die Virtualisierungserweiterungen der MC68010-CPU sowie die 32-bit-Architektur der MC68020-CPU. Die Instruktionen MULS, MULU, DIVS und DIVU benötigen jeweils nur 28 Taktzyklen. Optimierte Shifts und Rotationen in Kombination mit schnellerer Adressberechnung und der Eliminierung von Idle-Zyklen ergeben eine neue CPU, die deutlich effektiver ist als das über 30 Jahre alte Original.
 
Ein D68000 läuft auch unter dem Betriebssystem uCLinux, wodurch damit auch ein HTTP-Server oder ein FTP-Client aufgesetzt werden kann. Für den D68000 stehen auch eine automatisierte Test-Bench und komplette Tests für einfache Validierung zu jedem Design-Schritt zur Verfügung. Die Kompatibilität mit dem Hardware-Debugger DCD BDM, der das Debugging nicht nur für den IP-Core-selbst, sondern für den kompletten Chip unterstützt, ist gegeben. Je nach FPGA erreicht ein emulierter 68000-Prozessor effektive Taktraten bis zu 49 MHz.