Der branchenweit erste Terabit-Ethernet-PHY-Chip ermöglicht eine hochkompakte 400GbE- und FlexE-Anbindung
Die dedizierte integrierte flexible Crosspoint-Switch-Funktion des META-DX1 erleichtert OEMs den Marktübergang von 25-GBit/s-NRZ- und 56-GBit/s-PAM-basierten Architekturen, indem sie ein einziges Design oder eine einzige SKU sowohl für 100-GbE(QSFP28-) als auch 400-GbE-(QSFP-DD-)Optiken unterstützen können. META-DX1 bietet hochgenaue Zeitstempel auf Nanosekundenebene für jeden Port und stellt sicher, dass der Netzwerkausbau die anspruchsvollen Timing-Anforderungen von 5G-Mobilfunk-Basisstationen erfüllt.
Die ersten Bausteine der META-DX1-Serie werden im dritten Kalenderquartal 2019 als Muster zur Verfügung stehen. Alle sind hardwarekompatibel und werden durch das gleiche Software-Entwicklungskit (SDK) unterstützt.
Weitere Informationen unter: META-DX1
Die ersten Bausteine der META-DX1-Serie werden im dritten Kalenderquartal 2019 als Muster zur Verfügung stehen. Alle sind hardwarekompatibel und werden durch das gleiche Software-Entwicklungskit (SDK) unterstützt.
Weitere Informationen unter: META-DX1
Mehr anzeigen
Weniger anzeigen
Diskussion (0 Kommentare)